虛擬機器模擬I/O方法

想了一段時間，沒想到是個簡單的方法。
還虧Bee是電子出身的，竟然要想這麼久。
就回歸到原始的信號就行了。

只有幾個項目：時間、位址、資料。
當自己寫下要如何傳的瞬間，就想到示波器(邏輯分析儀比較正確)。
真是笨啊！不就和寫verilog相去不遠。才幾年就忘了那個感覺了嗎？

可以先做檔案將時間表格記錄，再根據時間載入模擬的I/O記憶體。
這樣可以完成初步版本。
其實可以用邏輯分析儀將Bus抓一次，檔案就算完成了。
不過身在軟體部，要借恐不易，還是自己慢慢寫。

進階版本，具有物理模擬系統也不難。因為最後要輸出的還是基本信號。

在軟體實現上。用檔案也是Open File，用Pipe也是用Open File。
所以用檔案讀入，或者用另一個程式寫入，都是用Open File指令，完全不用改。
先去完成用檔案的方式就行了。

註：寫完才想到，直接和電子部去要verilog模擬檔就行了。唉！反應變慢了。